====== Xilinx ISE 12.x ======

===== Hinweise =====

==== 32 vs. 64 Bit ====

Nach meinem Kenntnisstand ist auch mit Beginn der Generation 12 der ISE Design Suite nur die 32-bit Version ohne Schwierigkeiten für den produktiven Einsatz nutzbar. Da man auf modernen Rechnern aber zunehmend mehr als 4 GB Speicher verbaut, ist man zwangsläufig auf den Einsatz von 64-bit Betriebssystemen angewiesen. Für die Installation und den Betrieb der Xilinx Werkzeuge wird hierfür die Umgebung des Betriebssystems künstlich auf 32-bit umgestellt.

==== Xilinx Antwort #35400 ====

Mit Einführung einer neuen Hardware-Abstraktionsschicht im EDK 12.1 wurden viele API Funktionsnamen der Treiber umbenannt. Das geschah im Wesentlichen durch das Löschen aller Instanzen mit ''_m'' im Namen, die Parameterliste blieb jedoch gleich. Zum Beispiel die UART16550 Funktion XUartNs550_mEnableIntr wurde zu XUartNs550_EnableIntr umbenannt und die übergebenen Parameter blieben unverändert.

Für Xilinx ISE 12.1 gilt: Um die herkömmlichen Funktionsnamen dennoch zugänglich machen zu können, muss die durch von Xilinx bereitgestellte Headerdatei ''[[http://www.xilinx.com/Attachment/xil_macroback.h|xil_macroback.h]]'' nachträglich unter ''${XILINX_EDK}/sw/lib/bsp/standalone_v3_00_a/src/common'' abgelegt werden.

Ab Xilinx ISE 12.2 gilt: Es gibt nichts zu tun. Die entsprechende Headerdatei wird bereits mit ausgeliefert.

++++ Xilinx Readme |

<file>
DESCRIPTION:
Xilinx Answer #35400
http://www.xilinx.com/support/answers/35400.htm

12.1 EDK - What has changed with the new device drivers in 12.1?

What has changed with the new device drivers in EDK software 12.1?

SOLUTION:
The new versions of the drivers in EDK software 12.1 have been changed to accommodate
a hardware abstraction layer.  The function names for the drivers have likewise changed
to remove all instances of "_m" from the driver name, but the parameters for the drivers
have all remained the same.  For example, the UART16550 function XUartNs550_mEnableIntr
has been renamed to XUartNs550_EnableIntr and all of the parameters are identical
between the two functions.

You can use this header file as a temporary means to help with the transition to the new
function names.  The header file must be declared after all of the other header files.

APPLIES TO:
Design Tools EDK - 12.1
</file>

++++

[[http://www.xilinx.com/support/answers/35400.htm|Xilinx Answer]]\\
''[[http://www.xilinx.com/Attachment/xil_macroback.h|xil_macroback.h]]''

==== Xilinx Antwort #39017 ====

Der ab Xilinx EDK 12.3 enthaltene IP Core //XPS Serial Peripheral Interface (SPI) v2.02.a// wird mit einer defekten Beschreibungsdatei (MPD) ausgeliefert. Diese führt dazu, dass der IP Core die Richtung der Signal MISO und MOSI vertauscht. Der Fehler wurde erst mit dem IP Core der gleichen Version im Xilinx EDK 13.1 behoben und kann im Xilinx EDK 12.3 und 12.4 nur durch manuelle Korrektur des alten IP Cores behoben werden.

++++ Xilinx Readme: |

<file>
DESCRIPTION:
Xilinx Answer #39017
http://www.xilinx.com/support/answers/39017.htm

12.3 EDK - I cannot program my serial flash device

SOLUTION:
This problem is due to errors in the Microprocessor Peripheral Definition (MPD) file associated with the xps_spi_v2_02_a core. 


You can make the xps_spi_v2_02_a local:
   1. Right-click on the xps_timer core instance in your project.
   2. Select "Make This IP Local".
   3. Browse into your project's pcores directory.
   4. Open the xps_spi_v2_02_a/data/xps_spi_v2_1_0.mpd file in a text editor.
   5. Change at line 86:
      From:
       PORT MISO_I = "", DIR = I, IO_IF = spi_0, IO_IS = data_in_I
       PORT MISO_O = "", DIR = O, IO_IF = spi_0, IO_IS = data_in_O
       PORT MISO_T = "", DIR = O, IO_IF = spi_0, IO_IS = data_in_T
       PORT MOSI_I = "", DIR = I, IO_IF = spi_0, IO_IS = data_out_I
       PORT MOSI_O = "", DIR = O, IO_IF = spi_0, IO_IS = data_out_O
       PORT MOSI_T = "", DIR = O, IO_IF = spi_0, IO_IS = data_out_T
      To:
       PORT MISO_I = "", DIR = I, IO_IF = spi_0, IO_IS = data_out_I
       PORT MISO_O = "", DIR = O, IO_IF = spi_0, IO_IS = data_out_O
       PORT MISO_T = "", DIR = O, IO_IF = spi_0, IO_IS = data_out_T
       PORT MOSI_I = "", DIR = I, IO_IF = spi_0, IO_IS = data_in_I
       PORT MOSI_O = "", DIR = O, IO_IF = spi_0, IO_IS = data_in_O
       PORT MOSI_T = "", DIR = O, IO_IF = spi_0, IO_IS = data_in_T
   6. Change at line 93:
      From:
       PORT SS_I = "", DIR = I, VEC = [0:(C_NUM_SS_BITS-1)], IO_IF = spi_0, IO_IS = slave_select_I
       PORT SS_O = "", DIR = O, VEC = [0:(C_NUM_SS_BITS-1)], IO_IF = spi_0, IO_IS = slave_select_O
       PORT SS_T = "", DIR = O, IO_IF = spi_0, IO_IS = slave_select_T
      To:
       PORT SS_I = "", DIR = I, VEC = [0:(C_NUM_SS_BITS-1)], IO_IF = spi_0, IO_IS = chip_select_I
       PORT SS_O = "", DIR = O, VEC = [0:(C_NUM_SS_BITS-1)], IO_IF = spi_0, IO_IS = chip_select_O
       PORT SS_T = "", DIR = O, IO_IF = spi_0, IO_IS = chip_select_T
   7. Change at line 140:
      From:
       PORT MISO = "", DIR = IO, THREE_STATE = TRUE, TRI_I = MISO_I, TRI_O = MISO_O, TRI_T = MISO_T, IO_IF = spi_0, IO_IS = data_in, PERMIT = BASE_USER, DESC = 'Master In Slave Out'
       PORT MOSI = "", DIR = IO, THREE_STATE = TRUE, TRI_I = MOSI_I, TRI_O = MOSI_O, TRI_T = MOSI_T, IO_IF = spi_0, IO_IS = data_out, PERMIT = BASE_USER, DESC = 'Master Out Slave In'
       PORT SS = "", DIR = IO, VEC = [0:(C_NUM_SS_BITS-1)], THREE_STATE = TRUE, TRI_I = SS_I, TRI_O = SS_O, TRI_T = SS_T, IO_IF = spi_0, IO_IS = slave_select, PERMIT = BASE_USER, DESC = 'Slave Select Vector'
      To:
       PORT MISO = "", DIR = IO, THREE_STATE = TRUE, TRI_I = MISO_I, TRI_O = MISO_O, TRI_T = MISO_T, IO_IF = spi_0, IO_IS = data_out, PERMIT = BASE_USER, DESC = 'Master In Slave Out'
       PORT MOSI = "", DIR = IO, THREE_STATE = TRUE, TRI_I = MOSI_I, TRI_O = MOSI_O, TRI_T = MOSI_T, IO_IF = spi_0, IO_IS = data_in, PERMIT = BASE_USER, DESC = 'Master Out Slave In'
       PORT SS = "", DIR = IO, VEC = [0:(C_NUM_SS_BITS-1)], THREE_STATE = TRUE, TRI_I = SS_I, TRI_O = SS_O, TRI_T = SS_T, IO_IF = spi_0, IO_IS = chip_select, PERMIT = BASE_USER, DESC = 'Slave Select Vector'

You can make the fix globally:
   1. Open the ${XILINX_EDK}/hw/XilinxProcessorIPLib/pcores/xps_spi_v2_02_a/data/xps_spi_v2_1_0.mpd file in a text editor.
   2. Change at line 86, 93, and 140 as shown above.
   3. Open ${XILINX_EDK}/hw/XilinxProcessorIPLib/pcores/__MpdDataBase.txt (this is a cache of all the peripheral cores installed for EDK)
   4. Find xps_spi_v2_02_a section in the file and make the same changes as performed in Step 2.
      Alternatively you can delete the cache file: ${XILINX_EDK}/hw/XilinxProcessorIPLib/pcores/__MpdDataBase.txt

A fixed version of the core can be downloaded from:
http://www.xilinx.com/txpatches/pub/swhelp/ise12_updates/xps_spi_v2_02_a.zip

COMPATIBILITY:
This problem is scheduled to be fixed in 13.1.
</file>

++++

[[http://www.xilinx.com/support/answers/39017.htm|Xilinx Answer]]\\
''[[http://www.xilinx.com/txpatches/pub/swhelp/ise12_updates/xps_spi_v2_02_a.zip|xps_spi_v2_02_a.zip]]'' (fixed)

==== Xilinx Antwort #35623 ====

Mit Xilinx EDK 12.1 sind zahlreiche Bord-Beschreibungen älterer Xilinx Boards entfallen, genauer gesagt alle Boards mit dem Sattus "Legacy". Ohne Anspruch auf Funktion lassen sich mit Hilfe dieser Antwort folgende Xilinx Boards noch einmal nutzbar machen. Diese wurden letztmalig unter Xilinx EDK 11.5 ++unterstützt: | ML401, ML402, ML501, Spartan3, Spartan3AN/RevD, Spartan3A/RevD, Spartan3E/RevC, Spartan3E/RevD++

++++ Xilinx Readme |

<file>
DESCRIPTION:
Xilinx Answer #35623
http://www.xilinx.com/support/answers/35623.htm

12.1 EDK - Some Xilinx Boards are missing from Base System Builder (BSB)

I have installed ISE software 12.1 and when I attempt to create an EDK BSB design for a Xilinx board,
I cannot find it from the board list. The board was supported in ISE software 11.x. What happened in
ISE software 12.1?

SOLUTION:
There are some boards that are "Legacy" status.  These boards that are missing from BSB are no longer
tested by Xilinx.  However, you should still be able to create a BSB design by using the Board Support
(.XBD) file from ISE software 11.x.

  1. Create a directory structure similar to the following:
     ${XILINX_GLB_REPO}/board/Xilinx/boards
  2. Download the zip file containing the ISE software 11.5 boards which are now "Legacy Boards" and
     unzip it to the newly created boards directory.
  3. Set the Global Repository setting in XPS through the Edit > Preferences > Application and fill
     in your Global Repository directory name in the Global Repository Search Path data entry field.
  4. Restart XPS running Base System Builder. The now old board file will be available for BSB.

Note: This is the same method to use when adding a custom board file.
</file>

++++

[[http://www.xilinx.com/support/answers/35623.htm|Xilinx Answer]]\\
[[http://www.xilinx.com/Attachment/Xilinx_Legacy_Boards.zip|Xilinx Hotfix]]

==== Xilinx Antwort #35648 ====

Obwohl es von Xilinx selbst keine generelle Aussage zu Unzulänglichkeiten bei der Lokalisierung der ISE Design Suite im Allgemeinen gibt, deutet der hier dokumentierte Fehler sehr stark auf Probleme hin. Mit der Xilinx EDK 12.x gibt es gehäuft Schwierigkeiten beim logischen Ablauf der Entwicklungswerkzeuge. Das stellt sich mit falsch berechneten Adressen im Base System Builder als auch mit ernsten Fehlermeldungen bei der Bitfile-Generierung dar. Abhilfe schafft hier immer wieder das setzen der LANG Umgebungsvariable auf Englisch, ''LANG=en_US.UTF-8'' (so wie in dieser Antwort beschrieben), oder gleich ganz das Löschen oder Null-Setzen dieser Variable (so wie ich es bevorzuge).

++++ Xilinx Readme |

<file>
DESCRIPTION:
Xilinx Answer #35648
http://www.xilinx.com/support/answers/35648.htm

12.1 EDK - ERROR:EDK:3409 - Error calling proc <:clockrequirements::update_clock_on_port>: syntax error

When creating a BSB design with EDK 12.1 on a Linux machine, a window pops up with no text in it,
and on the console the
following message appears multiple times:

ERROR:EDK:3409 - Error calling proc <:clockrequirements::update_clock_on_port>: syntax error in
expression "abs(100000000.0)": missing close parenthesis at end of function call

How do I resolve this error?

SOLUTION:
It has been found that the issue is caused by the setting of LANG environment variable on the machine.

So far, the error has been seen when the language is set to German or French.

The workaround is to set LANG to English before launching XPS, using:
export LANG=en_US.UTF-8
</file>

++++

[[http://www.xilinx.com/support/answers/35648.htm|Xilinx Answer]]

==== Xilinx Antwort #25249 ====

Seit Xilinx ISE 9.2 werden die USB Platform Cable unter Linux mit Hilfe der LibUSB unterstützt. Um diesen Weg nutzen zu können, muss die XIL_IMPACT_USE_LIBUSB Umgebungsvariable entsprechend gesetzt werden, ''XIL_IMPACT_USE_LIBUSB=1''.

++++ Xilinx Readme |

<file>
DESCRIPTION:
Xilinx Answer #25249
http://www.xilinx.com/support/answers/25249.htm

Pb-free/Low-power Platform Cable USB - New Linux Cable driver is available in 9.2

Keywords: windriver, 2.4, 2.6, jungo, impact, libusb, download

If my customers are having problems with the 9.2 Linux cable driver download and install,
what can be done? Are there other drivers that we can try?

SOLUTION:
Starting in 9.2, new USB cable drivers use the libusb Linux library instead of the WinDriver
library. The new drivers use the pre-existing USB libraries included with Linux and users
are not required to download a new cable driver.

This new cable driver will work for Linux and Linux 64 bit installs.

To enable this new driver, set the following Environment Variable to 1:
XIL_IMPACT_USE_LIBUSB = 1;

The libusb package is included in the RedHat machines that we tested this on, but may not
be included in other distributions. Therefore, be aware that the libusb package is required
by iMPACT and may have to be downloaded and installed if not present. The package can
be downloaded from http://libusb.sourceforge.net/download.html.
</file>

++++

[[http://www.xilinx.com/support/answers/25249.htm|Xilinx Answer]]

===== Installationspakete =====

Die notwendigen Installationspakete werden von der [[http://www.xilinx.com/support/download/|Xilinx Support]] Seite heruntergeladen. Benötigt werden:

==== Xilinx ISE 12.4 ====
  - ISE Design Suite - 12.4 Full Product Installation, All Platforms (Full DVD) -> Xilinx_ISE_DS_Lin_12.4_M.81d.2.0.tar
  - Speedfile Patch - 12.4 Product Update, All Platforms (Spartan-6) -> ISE_12.4_S6_SpeedFilesUpdate_v_1_feb_11.zip

==== Xilinx ISE 12.3 ====
  - ISE Design Suite - 12.3 Full Product Installation, All Platforms (Full DVD) -> Xilinx_ISE_DS_Lin_12.3_M.70d.1.0.tar
  - Speedfile Patch - 12.3 Product Update, All Platforms (Virtex-6 und Spartan-6) -> ISE_12.3_SpeedFilesPatch_v_15_sep_10.zip

==== Xilinx ISE 12.2 ====
  - ISE Design Suite - 12.2 Full Product Installation, All Platforms (Full DVD) -> Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar
  - Speedfile Patch - 12.2 Product Update, All Platforms (Virtex-6 und Spartan-6) -> ISE_12.2_SpeedFilesPatch_v_25_jul_10dot2.zip

==== Xilinx ISE 12.1 ====
  - ISE Design Suite - 12.1 Full Product Installation, All Platforms (Full DVD) -> Xilinx_ISE_DS_Lin_12.1_M.53d.0.4.tar

===== Installationsanleitung =====

Der hier beschriebene Ablauf installiert die **Xilinx ISE 12.4** im Standardverzeichnis ''/opt/Xilinx/12.4'' ohne der im Einzelfall notwendigen Patches. Die Installation erfolgt iterative, da Teile der Version 12.4 nur als Produk-Update von Xilinx bereitgestellt werden. Die Installation wurde **unter Ubuntu 10.04 LTS** durchgeführt, sollte aber auf jeder anderen Desktop-Distribution mit funktionsfähiger Java-Umgebung nachgestellt werden können.

==== Pakete aktualisieren und nachinstallieren ====

++++ Ubuntu Linux |
<code>
user@host: sudo apt-get update
user@host: sudo apt-get upgrade
user@host: sudo apt-get install ttf-dejavu-core fxload zip unzip
user@host: sudo apt-get install build-essential libusb-dev libc6-dev libgtk2.0-dev libqt4-dev
user@host: sudo apt-get install linux32 ia32-libs ia32-libs-gtk lib32readline5 libc6-dev-i386
</code>

Voreingestellte Systemshell wieder zurück auf Bash stellen (mit Nein bzw No bei folgender Re-Konfiguration):
<code>
user@host: sudo dpkg-reconfigure dash
</code>

Fehler der ISE und des SDK durch die Nutzung des Kommandos ''gmake'' statt ''make'' vermeiden:
<code>
user@host: sudo ln -s make /usr/bin/gmake
</code>

Um Dokumentationen aus den Xilinx Werkzeugen heraus lesen zu können, benötigt man noch einen Browser und einen PDF Reader. Xilinx hat hier die beiden Programme ''firefox'' und ''acroread'' voreingestellt. Auf kleineren Systemen kann man auch statt Firefox dessen kleinere Variante Seamonkey installieren (hier als Beispiel benutzt):
<code>
user@host: sudo apt-get install seamonkey-browser acroread
</code>
++++



==== System auf 32-bit mit Root-Rechten umschalten ====

<code>
user@host: sudo linux32
</code>

Alle folgenden Kommandos werden in der so voreingestellten 32-bit Laufzeitumgebung ausgeführt. Am Ende wird diese Umgebung mit einem einfachen ''exit'' verlassen.

==== Xilinx ISE 12.4 ====

=== ISE Design Suite installieren ===

__**12.4 Full Product Installation**__
<code>
root@host: tar ­xf Xilinx_ISE_DS_Lin_12.4_M.81d.2.0.tar
root@host: Xilinx_ISE_DS_Lin_12.4_M.81d.2.0/xsetup
root@host: rm -rf Xilinx_ISE_DS_Lin_12.4_M.81d.2.0
</code>

  * Lizenzvereinbarungen akzeptieren
  * Edition List -> Embedded Edition oder System Edition auswählen (voreingestellt)
  * Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)
  * Installationsverzeichnis wird ''/opt/Xilinx/12.4'' (ggf. korrigieren)
  * Import alter Einstellungen vorheriger Installationen deaktivieren

{{administration:xilinx_ise_unter_linux:12.x:sel-inst-ed-12.4.png?160|Ebedded oder System Edition auswählen (voreingestellt)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-inst-opt-12.4.png?160|Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-dest-dir-12.4.png?160|Zielverzeichnis /opt/Xilinx/12.4 eingeben}}
{{administration:xilinx_ise_unter_linux:12.x:inst-opt-sum-12.4.png?125|Installationsoptionen}}

__**12.4 Product Update**__
<code>
root@host: pushd /opt/Xilinx/12.4/ISE_DS
root@host: unzip -o ISE_12.4_S6_SpeedFilesUpdate_v_1_feb_11.zip
root@host: popd
</code>

=== ISE Design Suite einrichten ===

__**Benutzung der libusb einschalten**__
<code>
root@host: echo 'export XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.4/ISE_DS/settings32.sh
root@host: echo 'set XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.4/ISE_DS/settings32.csh
</code>

__**Umgebungsvariable LANG leeren**__
<code>
root@host: echo 'export LANG=""' >>/opt/Xilinx/12.4/ISE_DS/settings32.sh
root@host: echo 'set LANG=""' >>/opt/Xilinx/12.4/ISE_DS/settings32.csh
</code>

__**32-Bit Laufzeitumgebung voreinstellen**__
<code>
root@host: echo 'test -z "$BATCHMODE" && exec linux32' >>/opt/Xilinx/12.4/ISE_DS/settings32.sh
root@host: echo 'exec linux32' >>/opt/Xilinx/12.4/ISE_DS/settings32.csh
</code>

__**Firmware-Lader für Xilinx Platform Cabel über udev aktivieren**__\\
FIXME: diesen Teil der Anleitung verschieben, wenn es eine zentrale Seite über die Xilinx Platform Cable gibt.
<code>
root@host: sed /opt/Xilinx/12.4/ISE_DS/ISE/bin/lin/xusbdfwu.rules \
           -e 's:TEMPNODE:tempnode:g' \
           -e 's/BUS/SUBSYSTEMS/' \
           -e 's/SYSFS/ATTRS/g' >/etc/udev/rules.d/xusbdfwu.rules
root@host: cp /opt/Xilinx/12.4/ISE_DS/ISE/bin/lin/xusb*.hex /usr/share/
root@host: /etc/init.d/udev restart
</code>

==== Xilinx ISE 12.3 ====

=== ISE Design Suite installieren ===

__**12.3 Full Product Installation**__
<code>
root@host: tar ­xf Xilinx_ISE_DS_Lin_12.3_M.70d.1.0.tar
root@host: Xilinx_ISE_DS_Lin_12.3_M.70d.1.0/xsetup
root@host: rm -rf Xilinx_ISE_DS_Lin_12.3_M.70d.1.0
</code>

  * Lizenzvereinbarungen akzeptieren
  * Edition List -> Embedded Edition oder System Edition auswählen (voreingestellt)
  * Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)
  * Installationsverzeichnis wird ''/opt/Xilinx/12.3'' (ggf. korrigieren)
  * Import alter Einstellungen vorheriger Installationen deaktivieren

{{administration:xilinx_ise_unter_linux:12.x:sel-inst-ed-12.3.png?160|Ebedded oder System Edition auswählen (voreingestellt)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-inst-opt-12.3.png?160|Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-dest-dir-12.3.png?160|Zielverzeichnis /opt/Xilinx/12.3 eingeben}}
{{administration:xilinx_ise_unter_linux:12.x:inst-opt-sum-12.3.png?125|Installationsoptionen}}

__**12.3 Product Update**__
<code>
root@host: pushd /opt/Xilinx/12.3/ISE_DS
root@host: unzip -o ISE_12.3_SpeedFilesPatch_v_15_sep_10.zip
root@host: popd
</code>

=== ISE Design Suite einrichten ===

__**Benutzung der libusb einschalten**__
<code>
root@host: echo 'export XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.3/ISE_DS/settings32.sh
root@host: echo 'set XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.3/ISE_DS/settings32.csh
</code>

__**Umgebungsvariable LANG leeren**__
<code>
root@host: echo 'export LANG=""' >>/opt/Xilinx/12.3/ISE_DS/settings32.sh
root@host: echo 'set LANG=""' >>/opt/Xilinx/12.3/ISE_DS/settings32.csh
</code>

__**32-Bit Laufzeitumgebung voreinstellen**__
<code>
root@host: echo 'test -z "$BATCHMODE" && exec linux32' >>/opt/Xilinx/12.3/ISE_DS/settings32.sh
root@host: echo 'exec linux32' >>/opt/Xilinx/12.3/ISE_DS/settings32.csh
</code>

__**Firmware-Lader für Xilinx Platform Cabel über udev aktivieren**__\\
FIXME: diesen Teil der Anleitung verschieben, wenn es eine zentrale Seite über die Xilinx Platform Cable gibt.
<code>
root@host: sed /opt/Xilinx/12.3/ISE_DS/ISE/bin/lin/xusbdfwu.rules \
           -e 's:TEMPNODE:tempnode:g' \
           -e 's/BUS/SUBSYSTEMS/' \
           -e 's/SYSFS/ATTRS/g' >/etc/udev/rules.d/xusbdfwu.rules
root@host: cp /opt/Xilinx/12.3/ISE_DS/ISE/bin/lin/xusb*.hex /usr/share/
root@host: /etc/init.d/udev restart
</code>

==== Xilinx ISE 12.2 ====

=== ISE Design Suite installieren ===

__**12.2 Full Product Installation**__
<code>
root@host: tar ­xf Xilinx_ISE_DS_Lin_12.2_M.63c.1.1.tar
root@host: Xilinx_ISE_DS_Lin_12.2_M.63c.1.1/xsetup
root@host: rm -rf Xilinx_ISE_DS_Lin_12.2_M.63c.1.1
</code>

  * Lizenzvereinbarungen akzeptieren
  * Edition List -> Embedded Edition oder System Edition auswählen (voreingestellt)
  * Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)
  * Installationsverzeichnis wird ''/opt/Xilinx/12.2'' (ggf. korrigieren)
  * Import alter Einstellungen vorheriger Installationen deaktivieren

{{administration:xilinx_ise_unter_linux:12.x:sel-inst-ed-12.2.png?160|Ebedded oder System Edition auswählen (voreingestellt)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-inst-opt-12.2.png?160|Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-dest-dir-12.2.png?160|Zielverzeichnis /opt/Xilinx/12.2 eingeben}}
{{administration:xilinx_ise_unter_linux:12.x:inst-opt-sum-12.2.png?125|Installationsoptionen}}

__**12.2 Product Update**__
<code>
root@host: pushd /opt/Xilinx/12.2/ISE_DS
root@host: unzip -o ISE_12.2_SpeedFilesPatch_v_25_jul_10dot2.zip
root@host: popd
</code>

=== ISE Design Suite einrichten ===

__**Benutzung der libusb einschalten**__
<code>
root@host: echo 'export XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.2/ISE_DS/settings32.sh
root@host: echo 'set XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.2/ISE_DS/settings32.csh
</code>

__**Umgebungsvariable LANG leeren**__
<code>
root@host: echo 'export LANG=""' >>/opt/Xilinx/12.2/ISE_DS/settings32.sh
root@host: echo 'set LANG=""' >>/opt/Xilinx/12.2/ISE_DS/settings32.csh
</code>

__**32-Bit Laufzeitumgebung voreinstellen**__
<code>
root@host: echo 'test -z "$BATCHMODE" && exec linux32' >>/opt/Xilinx/12.2/ISE_DS/settings32.sh
root@host: echo 'exec linux32' >>/opt/Xilinx/12.2/ISE_DS/settings32.csh
</code>

__**Firmware-Lader für Xilinx Platform Cabel über udev aktivieren**__\\
FIXME: diesen Teil der Anleitung verschieben, wenn es eine zentrale Seite über die Xilinx Platform Cable gibt.
<code>
root@host: sed /opt/Xilinx/12.2/ISE_DS/ISE/bin/lin/xusbdfwu.rules \
           -e 's:TEMPNODE:tempnode:g' \
           -e 's/BUS/SUBSYSTEMS/' \
           -e 's/SYSFS/ATTRS/g' >/etc/udev/rules.d/xusbdfwu.rules
root@host: cp /opt/Xilinx/12.2/ISE_DS/ISE/bin/lin/xusb*.hex /usr/share/
root@host: /etc/init.d/udev restart
</code>

==== Xilinx ISE 12.1 ====

=== ISE Design Suite installieren ===

__**12.1 Full Product Installation**__
<code>
root@host: tar ­xf Xilinx_ISE_DS_Lin_12.1_M.53d.0.4.tar
root@host: Xilinx_ISE_DS_Lin_12.1_M.53d.0.4/xsetup
root@host: rm -rf Xilinx_ISE_DS_Lin_12.1_M.53d.0.4
</code>

  * Lizenzvereinbarungen akzeptieren
  * Edition List -> Embedded Edition oder System Edition auswählen (voreingestellt)
  * Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)
  * Installationsverzeichnis wird ''/opt/Xilinx/12.1'' (ggf. korrigieren)
  * Import alter Einstellungen vorheriger Installationen deaktivieren

{{administration:xilinx_ise_unter_linux:12.x:sel-inst-ed-12.1.png?160|Ebedded oder System Edition auswählen (voreingestellt)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-inst-opt-12.1.png?160|Install Cable Drivers __nicht__ auswählen (voreingestellt für Linux)}}
{{administration:xilinx_ise_unter_linux:12.x:sel-dest-dir-12.1.png?160|Zielverzeichnis /opt/Xilinx/12.1 eingeben}}
{{administration:xilinx_ise_unter_linux:12.x:inst-opt-sum-12.1.png?125|Installationsoptionen}}

__**12.1 Product Update**__

Um mit dem SDK portierbare Software entwickeln zu können, __muss__ die Datei xil_macroback.h installiert werden. Siehe [[administration:xilinx_ise_unter_linux:12.x#xilinx_antwort_35400|Antwort 35400]].

=== ISE Design Suite einrichten ===

__**Benutzung der libusb einschalten**__
<code>
root@host: echo 'export XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.1/ISE_DS/settings32.sh
root@host: echo 'set XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/12.1/ISE_DS/settings32.csh
</code>

__**Umgebungsvariable LANG leeren**__
<code>
root@host: echo 'export LANG=""' >>/opt/Xilinx/12.1/ISE_DS/settings32.sh
root@host: echo 'set LANG=""' >>/opt/Xilinx/12.1/ISE_DS/settings32.csh
</code>

__**32-Bit Laufzeitumgebung voreinstellen**__
<code>
root@host: echo 'test -z "$BATCHMODE" && exec linux32' >>/opt/Xilinx/12.1/ISE_DS/settings32.sh
root@host: echo 'exec linux32' >>/opt/Xilinx/12.1/ISE_DS/settings32.csh
</code>

__**Firmware-Lader für Xilinx Platform Cabel über udev aktivieren**__\\
FIXME: diesen Teil der Anleitung verschieben, wenn es eine zentrale Seite über die Xilinx Platform Cable gibt.
<code>
root@host: sed /opt/Xilinx/12.1/ISE_DS/ISE/bin/lin/xusbdfwu.rules \
           -e 's:TEMPNODE:tempnode:g' \
           -e 's/BUS/SUBSYSTEMS/' \
           -e 's/SYSFS/ATTRS/g' >/etc/udev/rules.d/xusbdfwu.rules
root@host: cp /opt/Xilinx/12.1/ISE_DS/ISE/bin/lin/xusb*.hex /usr/share/
root@host: /etc/init.d/udev restart
</code>

{{tag>Administration Xilinx ISE 12 Installation Hinweise}}